世界半導体業界の現状（ロジックIC）

桑原経営戦略研究所　桑原　靖

　今回は半導体市場に供給される製品とその技術トレンドを分析し、それら製品を生産及び使用する企業の動向を確認したいと思います。各国政府の半導体業界への支援に関しましては、次回以降でみていきたいと思います。製品に関しましては、今後の半導体産業の行方を大きく左右し、AI関連産業に必要不可欠な、最先端技術で生み出されるロジックICとその製品・技術トレンド、それら製品を生産する企業を中心とした動向を見てみたいと思います。

　急拡大を続ける半導体市場、そのなかでもAIやデータセンター需要を背景に、特に成長を牽引しているのがロジックICです。WSTS世界半導体市場統計の2025年秋季予測では、ロジックIC市場は2025年に前年比37％増と上方修正されており、2026年もデータセンター投資を背景に高成長が続くと見込まれています。データの演算や制御を担う半導体であるロジックICは、現在では7nm以下の微細な製造プロセスを採用し、AIの演算処理やデータセンターの様々な制御といった高度なコンピューティングに特化した高密度・高性能な仕様を実現しています。このような半導体の微細化を進めるためには、従来のトランジスタ構造をそのまま縮小するだけでは、性能向上と低消費電力化の両立が難しくなっています。これまで主力だった図1中央のFinFET（Fin Field-Effect Transistor）は、長年にわたり微細化を支えてきた重要な構造ですが、AI関連産業で要求される電流制御や電力効率を満足させる事が難しくなってきています。

　そこで、トランジスタ構造そのものを見直して、FinFETの次世代となったのがGAA（Gate All Around）です。2000年代ごろまでのMOSFETの主流は平たん構造のプレーナFETでした。MOSFETには、ゲート（G）、ソース（S）、ドレイン（D）と呼ぶ3つの端子があり、ゲートに一定の電圧を加えると、ドレインとソースの間に電流が流れます。ゲートに電圧を与えるかどうかで、スイッチのように電流をON/OFFしています。ところが、このプレーナFETで微細化を進めていくと、電流をOFFした時にもドレインとソース間にリーク電流がわずかに流れてしまいます。2010年代に登場したFinFETは、電流の流れを3面方向から制御することでリーク電流を抑制し、22nmプロセス以降、ロジックICの主流となりました。こうしてFinFETが長年にわたって微細化を支えてきましたが、更なる微細化が進むにつれ、もう一段高いレベルのリーク電流の抑制や電力効率の改善が難しくなってきました。

　3nm世代以降では、単なる線幅縮小ではなく、電流の流れをゲートが全周囲から囲む形にすることで、リーク電流を抑えつつ高速動作を実現するGAAのMOSFET構造が採用されました。従来は、トランジスタの集積度を示す指標として、図1の左下の様にゲート長を用いて「90nmプロセス」などと言っていましたが、近年ではMOSFETが3次元構造になるのに伴い、プロセスルールの数字が実際の加工寸法とは必ずしも一致しなくなって来ており、トランジスタ構造を実現するために必要な技術レベルとして、3nm相当等と考えられる様になっています。なお、この微細プロセスのGAAの生産に不可欠となるのが、ASMLの極端紫外線露光装置です。ASMLはレンズの開口数（NA）を従来の約0.33から0.55程度に高めた露光装置、High-NA EUVを唯一供給しています。この露光装置は、同じ13.5nm波長のEUVでも、配線幅などの解像度をさらに細かくでき、2nm世代より先のロジックや先端メモリー向けの量産を継続的に可能にするものと位置づけられています。このHigh-NA　EUV露光装置の価格は約3億5,000万ドルと高額ですが、「Intel」が最初の納入を受けた後、「TSMC」や「Samsung」がこれに続いて導入しています。


　GAAでは、消費電力や性能（高速動作等）だけで無く、歩留まりを向上させながら、いかに製造難易度を下げて行くかも求められます。GAAによる3nm世代以降の実現は、技術面では大きな前進ですが、製造現場では新たな課題も多数生じています。微細化が進むほど、製造装置や工程制御と言った前工程だけでなく、チップそのものの進化に合わせ、それを載せるパッケージや基板、さらに熱・電源・信号品質まで含めた、実装全体の最適化も必要になります。そこでまず必要となるのは、微細な回路形成に対応する製造装置への大規模投資です。3nm世代以降では、より高精度な回路形成に対応するため、ASMLの最先端の高額なHigh-NA EUV露光装置を初めとする、様々な最先端製造設備が必要になります。こうした設備投資は非常に大きく、先端プロセスの量産を実現するハードルを押し上げ、技術的に難しい事は言うまでも無く、金銭面でもそれを実行できる企業を限定します。最先端の論理ファブライン1本の製造・装備費用は150億から250億ドルといわれており、TSMCアリゾナFab 21のような多段階の拠点は、総コミットメントが400億ドルを超えています。最先端のファブは10台以上のEUV露光装置と数十の他のツールを同等のコストで運用しています。建設から量産までのタイムラインは4〜6年で、その後半は物理的な建設ではなくクリーンルームやプロセスアップの認証に費やされます。プロセスの開発に関しても、初回生産までに1世代あたり最大100億ドルが必要と言われています。この大規模投資は資本コミットメントとそれを正当化する顧客基盤を持つ企業数社に絞り込まれます。

　GAAはFinFETよりも高度化された追加プロセスが必要になり、前工程の中でも特にエッチングや成膜などの工程数が増えるとされています。そのため、前工程の全プロセス数が1千工程に及ぶとも言われ、複雑かつ増加する積層・形成プロセスにおいて歩留まりを確保するのが困難になります。そこで、新たな成膜技術も必要となっています。 従来のメタライゼーションプロセスでは、微細加工の要求を満たすことができず、業界は最先端のロジックICにおいて、モリブデン（Mo）メタライゼーションを導入しています。数ナノメートルスケールでの配線抵抗や信号遅延が課題となるため、モリブデンを用いた、原子層レベルでのエッチングや成膜が重要になっています。モリブデンは先端ロジックICのみならず、メモリーICにおいても要求される原子レベルの寸法を満たすため、有望な選択肢とされています。 モリブデンの採用を推進する主な要因のもう一つは、その薄膜の膜質を制御しやすく、微細配線やコンタクトでの長期信頼性が確保できるので、歩留り向上にも繋がると期待されているからです。

　高密度化が進むほど、限られた面積の中に熱が集中しやすくなります。性能を引き出すには、チップだけではなく、パッケージや基板を含めた放熱設計も欠かせません。爆発的なAI需要の増加に伴い、高性能な演算用半導体の生産ボトルネックは、シリコン上に微細な回路を焼き付ける前工程から、複数のチップを最終的な製品へと組み上げる後工程にも広がりつつあります。ロジックIC単体の微細化だけでなく、先端パッケージ技術で性能や電力効率を高める動きも加速しているのです。最先端ロジックICでは、微細バンプ接合技術の開発は最終目標に掲げていた、5μmバンプでの10μm接合を実現できるようになり、数nm世代のトランジスタに合わせて、配線も極限まで細線化と多層化が進行しています。特に、高度な実装技術には、従来の組み立て工程とは異なり、超高精度の専用製造設備と、極めて清浄度の高いクリーンルーム環境を必要とするため、十分な生産能力の確保が業界全体の課題となってきました。これに対応するため、半導体製造装置メーカーや特殊材料メーカーは、新しい概念の三次元検査装置や、放熱性・接着性に優れた高機能マテリアルの開発を急ピッチで進めています。製造プロセス全体において、前工程と後工程の技術的な境界が次第に曖昧になる中、この最先端の実装技術の優位性を確保することは、企業の競争力を左右する極めて重要な戦略的要素として位置づけられています。

　TSMCが独自に開発し、実用化を進めているCoWoS（Chip-on-Wafer-on-Substrate）は、高度な3D半導体パッケージング技術で、複数の異なる機能を持つ半導体チップ（演算処理を担うロジックICチップや、大容量データを記憶するHBMなどのメモリーICチップ）を、シリコンインターポーザと呼ばれる微細な配線が施された中継基板上に高密度に隣接配置し、それをさらにマザーボードなどのパッケージ基板上に実装する多層的な構造を持っています。近年、生成AIに代表される人工知能技術の急速な発展や、データセンターにおける高性能計算の分野において、チップ間のデータ転送速度の飛躍的な向上や、システム全体の消費電力の劇的な削減が求められる中、CoWoSはこれらの極めて高い要求仕様を満たすことができます。現代の最先端テクノロジーにおける中核的なパッケージングソリューションとして注目を集めており、TSMCのCoWoS能力は、AIアクセラレーターに欠かせない要素となっています。

　低電圧で高速に動作する先端半導体では、電源のわずかな変動も動作安定性に影響します。そのたため、実装段階での電源設計がより重要になります。「Intel」は20A(2024年)および18A(2025年)でRibbonFET（GAA）を導入した際に、PowerVia*1 と言うバックサイドパワーデリバリーを合わせて採用しました。これは大量生産に到達した初のバックサイドパワーデリバリー技術であり、裏面に電源ラインを逃がすことで、表側の配線層に信号ラインのスペースを多く確保できます。その結果として、クロック周波数の向上と消費電力削減、配線の混雑緩和による電圧降下やノイズの低減といった多くの効果が期待されます。

*1：PowerViaは、「Intel」が開発したバックサイドパワーデリバリーネットワークと呼ばれる技術の名称。従来はチップ表側の配線層で電源と信号を両方流してたが、PowerViaでは電源専用の配線をチップ裏面側に分離します。

　先端ロジックICの量産には様々な新技術開発や生産設備の導入が必要となり、大規模投資が不可欠となるため、微細加工による集積度向上のスピードは鈍化しました。そしてロジックICチップの生産コストが上昇するようになり、今までの半導体の経済性に構造的な変化をもたらしました。トランジスタあたりのコストは、最先端ロジックICでは減少しなくなり、半世紀に渡り半導体産業成長を牽引した、同じ値段のチップに載せられるトランジスタの数は、1〜2年ごとに約2倍になると言う、“ムーアの法則”の経済的前提が通用しなくなってきました（GAAの価格は、最も微細加工されたFinFETよりも2割程度高額になると言われている）。その結果、最先端プロセス導入の経済的根拠は、コスト削減ではなく性能正当化を必要とするようになりました。

　この様に、トランジスタは過去20年間以上の構造革新を伴いながら、最先端プロセスを実現できる企業が限られるようになりました。2000年代を通じて、IBM、モトローラ/フリースケール、AMD(GlobalFoundriesのスピンオフ前)、テキサス・インスツルメンツなど、米国企業を中心に多くの企業が先端ラインを稼働させる事が出来ました。2010年代半ばまでに、極端な資本要件、プロセス開発コスト、ファブレスファウンドリーモデルの台頭が重なり、最先端生産は「Intel」、「TSMC」、「Samsung」と「GlobalFoundries」に絞り込まれました。しかし「GlobalFoundries」は7nm世代で最先端開発から撤退し、現在の最先端プロセスを量産できる企業は3社となりました。残った3社のGAAへの移行状況をみてみましょう。

　
　「Samsung」は3nm(3GAEプロセス、2022年)で初めてGAA生産を行い、GAA構造を世界で初めて量産に持ち込んだ業界のパイオニアとして位置づけられています。初期のGAA導入は歩留り等の成熟度に課題があり、市場でのFinFETとの競争力で遅れをとりましたが、競合他社より先行して次世代のGAA学習する機会を得ました。こうして、最先端の論理製造3nmクラス以下で最先端のロジックICを生産することは、業界で最も資本集約度が高く、サプライヤーの集中度も高いことの証明になりましたが、一方で量産プロセスの成熟に課題があることを、競合の「TSMC」と「Intel」に露呈しました。

　「Intel」はファンダリーサービスも提供していますが、伝統的には自社製品を生産しています。GAAトランジスタはRibbonFETという名称で、Intel 20Aから本格導入されます。Intel 20AはRibbonFETだけでなく、前述のPowerViaという配線の2つの画期的なテクノロジーにより、新たな製品時代へと入ります。Intel 20Aは、2024年に量産製造される計画で、Arrow LakeというCPU世代向けに使用が予定されていましたが、この計画はキャンセルされ、20Aの先へと視野を広げ、トランジスタ性能を大幅に向上させるRibbonFET　Intel 18Aの開発に注力する方針にシフトしました。Intel 18AはRibbonFETとPowerViaをフルに組み合わせた最先端プロセスで、2025年後半の本格量産を目標としました。既に次世代の14Aプロセス(1.4nm換算)についてもリード顧客と契約を進めており、複数の14Aテストチップのテープアウトを計画していると発表しています。

　「TSMC」はN3およびN3E（3nm）までFinFETを継続し、2025年のN2でGAAを導入しました。（図2）TSMCの方針は、GAAが大規模生産に成熟するまで段階的に進め、FinFETを複数世代に拡張する事により、「Samsung」が直面した歩留まり成熟度の課題を回避することを模索しました。現在では、世界の5nm未満ロジック生産の約90%は台湾のTSMCの新竹および台中ファブキャンパスで生産されていると言われており、現代の産業システムで最も地政学的に重要な製造能力が単一の管轄区域に集中しています。ファウンドリー市場占有率60%の新竹ファブ18は、世界的な最先端ファブであり、NVIDIA、AMD、Apple、Qualcomm、MediaTek、Broadcom等の製品を生産しており、ハイパースケーラーにとっても重要な生産拠点となっています。

　それでは、GAAプロセスを使用した製品を使用する企業をみて行きましょう。「NVIDIA」はアーキテクチャ（Hopper：～2024年→Blackwell：2024～2025年→Rubin：2026～2027年→Feynman：2028年～）とその上の製品群（GeForce RTXシリーズなど）という二層でロードマップを語っています。（図3）　NVIDIA製品の正確な工場の場所やライン構成は企業秘密で、一般には公開されていません。しかしながら、現在本格生産されているBlackwellアーキテクチャのGPUは2080億個のトランジスタを搭載し、カスタムビルドされたTSMC 4NPプロセスで製造されていると公表されています。2026年1月にラスベガスで開催されたCESで、「NVIDIA」は次世代AIとして、6つの新チップで構成されているRubinプラットフォームを発表しています。Rubin GPUもTSMCの先端プロセスラインで製造されているとみられています。Rubinプラットフォームで使用されるVera CPUやRubin GPUは、TSMCのN2（2nm）プロセスで生産されると言われています。

　PCのCPUに関して、Intel、AMD及びQualcommの状況をみてみましょう。「Intel」はPanther LakeについてIntel 18Aプロセス（1.8nm）を採用した最初のクライアント向けCPUプラットフォームとして位置づけ、2026年1月のCESで正式発表しています。このIntel 18Aプロセスの量産とあわせて、Panther Lakeの量産は2025年後半にスタートしたと報じられています。現在のAMDのCPU Ryzenは、TSMC（台湾/米アリゾナ）で3nmプロセス（FinFET）を使って製造されています。TSMCのGAAプロセスが本格的になる時期には、RyzenもGAAに移行していくと考えられています。QualcommはNuvia買収を契機に、独自設計のQualcomm Oryon CPUコアを開発しました。まずPC向け Snapdragon X シリーズでOryon使用が始まり、その後モバイルフラッグシップ Snapdragon 8 Elite Gen 5 でも Oryon を採用する構成に移行していますが、これはTSMCのN3P（3nm）で生産されています。後継のSnapdragon X2もTSMCのN3Pで生産されるとみられています。TSMCはAppleに新しいプロセスの生産能力の大部分を割り当てるため、Qualcommの生産を受け入れられる時期は、2026年以降になる可能性があります。この背景からか、Qualcommは「Samsung」に対し、「Samsung」のGalaxyに使用するSnapdragon 8　Elite　Gen　5をSF2（2nm）で生産する話もあると言われています。

　次にスマートフォンに使用されるCPUをみて行きましょう。「Samsung」はGAAを採用した世界初の2nmモバイル向けハイエンド SoC、Exynos 2600を発表しました。Eｘｙnos 2600は10コアARMベースの設計で、今後発売予定のGalaxy S26シリーズのようなフラッグシップモデルに、性能と効率の向上を目指して使用されます。Appleは2026年に複数のデバイスで2nmプロセスを採用すると予想されています。いずれもTSMCのN2（2nm)プロセスを使用することになります。AppleはTSMCの初期N2生産能力のかなりの部分を確保したと報じられており、iPhone18ラインナップ用のA20およびA20 Proチップは、N2で生産されると予想されています。Apple初の2nmチップは、iPhone 18 Proモデルと初の折りたたみ式iPhoneで初登場する見込みで、いずれも2026年後半に発売される見込みです。iPhone以外にも、将来のMac向けにAppleM6シリーズがTSMCの2nmプロセスを使う可能性もありますが、具体的な計画は発表されていません。

　ロジックICの情報が盛りだくさんとなってしまいましたので、メモリーICに関しては次回にさせて下さい。

【プロフィール】
桑原経営戦略研究所　桑原　靖

　1984年に山口大学経済学部卒業後、㈱三菱電機に入社。主に半導体の海外営業営業に携わる。
2003年に㈱日立製作所と両社の半導体部門を会社分割して設立した、新会社ルネサステクノロジに転籍する。転籍後は、主に会社統合のプロジェクト（基幹システム＝ERP）を担当。2010年にNECエレクトロニクス㈱を経営統合して設立されたルネサスエレクトロニクス㈱では、統合プロジェクトや中国半導体販売会社の経営企画なども担当。㈱三菱電機でのドイツ駐在、ルネサスエレクトロニクス㈱での中国駐在を含め、米国及びインドでの長期滞在等の多くの海外経験を持つ。2022年4月末でルネサスエレクトロニクス㈱を退職。